第一次 2009年
11．冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（ ）。
A．指令操作码的译码结果 B．指令和数据的寻址方式 C．指令周期的不同阶段 D．指令和数据所在的存储单元
2010年
12．下列选项中，能缩短程序执行时间的措施是（ ）。 Ⅰ．提高CPU时钟频率 Ⅱ．优化数据通路结构 Ⅲ．对程序进行编译优化
A．仅Ⅰ和Ⅱ B．仅Ⅰ和Ⅲ C．仅Ⅱ和Ⅲ D．Ⅰ、Ⅱ和Ⅲ
2011年
12．下列选项中，描述浮点数操作速度指标的是（ ）。 A．MIPS B．CPI C．IPC D．MFLOPS
2012年
12．假定基准程序A在某计算机上的运行时间为100秒，其中90秒为CPU时间，其余为I/O时间。若CPU速度提高50%，I/O速度不变，则运行基准程序A所耗费的时间是（ ）。 A．55秒 B．60秒 C．65秒 D．70秒
2013年
12. 某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。
指令类型 A B C D 所占比例 50% 20% 10% 20% CPI 2 3 4 5 该机的MIPS数是（ ） A、100 B、200 C、400 D、600
15、用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错，则校验位数至少为（） A、2 B、3 C、4 D、5 练习
1、冯·诺依曼机的工作方式的基本特点是（）
A、多指令流单数据流 B、按地址访问并顺序执行指令 C、堆栈操作 D、存储器按内容选择地址 2、冯·诺依曼机的基本工作方式为（）
A、控制流驱动方式 B、多指令流多数据流方式 C、微程序控制方式 D、数据流驱动方式
3、下列选项中不是冯·诺依曼机的最根本特征的是（） A、以运算器为中心 B、指令并行执行
C、存储器按地址访问 D、数据以二进制编码，并采用二进制运算 4、以下说法中，正确的是（）
A、控制器能理解、解释并执行所有的指令及存储结果
B、一台计算机包括输入、输出、控制、存储及算术逻辑运算五个单元 C、所有的数据运算都在CPU的控制器中完成 D、都不对
5、在CPU的组成中不包括（）
A、运算器 B、存储器 C、控制器 D、寄存器 6、指令流通常是（）
A、从主存流向控制器 B、从控制器流向主存 C、从控制器流向控制器 D、从主存流向主存 7、数据流通常是（）
A、从主存流向控制器 B、从控制器流向主存
C、从控制器流向运算器 D、在运算器和主存之间流动 8、下列不同进制的数中，最大的是（） A、（0.101）2 B、（0.62）10 C、（0.52）8 D、（0.75）16 9、以下数中最小的为（） A、（101001）2 B、（52）8 C、（101001）BCD D、（233）16 10、“春”字的机内码为B4BAH，由此可以推算出它在GB2312-80国家标准中所在的区号是（）
A、19区 B、20区 C、3区 D、35区
11、信息序列16位，若构成能纠正一位错发现两位错的海明码，至少需（）位校验位 A、4 B、5 C、6 D、7
12、采用CRC校验码时，若生成多项式G(X) = X4+X+1，则对应的二进制编码为（） A、11000 B、10010 C、11111 D、10011
13、采用CRC校验码时，若生成多项式G(X) = X4+X+1，其校验位的位数是（） A、3 B、4 C、7 D、15
14、从用户观点看，评价计算机系统性能的综合参数是（）
A、指令系统 B、吞吐率 C、主存容量 D、主频率 第二次 2009年
12．一个C语言程序在一台32位机器上运行。程序中定义了三个变量x、y和z，其中x和z为int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x、y和z的值分别是（ ）。
A．x=0000007FH，y=FFF9H，z=00000076H B．x=0000007FH，y=FFF9H，z=FFFF0076H C．x=0000007FH，y=FFF7H，z=FFFF0076H D．x=0000007FH，y=FFF7H，z=00000076H
2010年
13．假定有4个整数用8位补码分别表示r1=FEH，r2=F2H，r3=90H，r4=F8H，若将运 算结果存放在一个8位寄存器中，则下列运算中会发生溢出的是（ ）。 A．r1×r2 B．r2×r3 C．r1×r4 D．r2×r4
2011年 43．（11分）假定在一个8位字长的计算机中运行如下C程序段： unsigned int x=134; unsigned int y=246; int m=x; int n=y;
unsigned int z1=x-y; unsigned int z2=x+y; int k1=m-n; int k2=m+n;
若编译器编译时将8个8位寄存器R1～R8分别分配给变量x、y、m、n、z1、z2、k1和k2。请回答下列问题。（提示：带符号整数用补码表示。） （1）执行上述程序段后，寄存器R1、R5和R6的内容分别是什么（用十六进制表示）？ （2）执行上述程序段后，变量m和k1的值分别是多少（用十进制表示）？
（3）上述程序段涉及带符号整数加/减、无符号整数加/减运算，这四种运算能否利用同 一个加法器辅助电路实现？简述理由。
（4）计算机内部如何判断带符号整数加/减运算的结果是否发生溢出？上述程序段中， 哪些带符号整数运算语句的执行结果会发生溢出？
2012年
13．假定编译器规定int和short型长度分别为32位和16位，执行下列C语言语句： unsigned short x=65530; unsigned int y=x;
得到y的机器数为（ ）。
A．0000 7FFAH B．0000 FFFAH C．FFFF 7FFAH D．FFFF FFFAH
2013年
14、某字长为8位的计算机中，已知整型变量x，y的机器数分别为[x]补 = 1 1110100，[y]补 = 1 0110000。若整型变量z=2*x + y/2，则z的机器数为（ ） A、1 1000000 B、0 0100100 C、1 0101010 D、溢出 练习
1、[x]补 = x0.x1x2„xn（n为整数），它的模是（） A、2n-1 B、2n C、1 D、2 2、[x]补 = x0x1x2„xn（n为整数），它的模是（） A、2n+1 B、2n C、2n+1 D、2n-1 3、下列为8位移码机器数[x]移，当求[-x]移时，（）将会发生溢出 A、11111111 B、00000000 C、10000000 D、01111111 4、设[x]补 = 1.x1x2x3x4，当满足（）时，x < -1/2成立
A、x1必须为1，x2x3x4至少有一个为1 B、x1必须为1，x2x3x4任意 C、x1必须为0，x2x3x4至少有一个为1 D、x1必须为0，x2x3x4任意 5、设[x]补 = 1.x1x2x3x4，当满足（）时，x > -1/2成立
A、x1必须为1，x2x3x4至少有一个为1 B、x1必须为1，x2x3x4任意 C、x1必须为0，x2x3x4至少有一个为1 D、x1必须为0，x2x3x4任意
6、若[x]补 = 1x1x2x3x4x5x6，其中xi（1≤i≤6）取0或1，若要x>-32，应当满足（） A、x1为0，其他各位任意 B、x1为1，x2„„x6中至少有一位为1 C、x1为1，其他各位任意 D、x1为0，x2„„x6中至少有一位为1 7、下列说法中正确的是（）
A、采用变形补码进行加减运算可以避免溢出
B、只有定点数运算才有可能溢出，浮点数运算不会产生溢出 C、定点数补码减法中两个正数相减不会产生溢出 D、只有将两个正数相加时才有可能产生溢出
8、x，y为定点整数，其格式为1位符号位，n位数值位，若采用补码一位乘法实现乘法运算，则最多需要（）次加法运算
A、n-1 B、n C、n+1 D、n+2 9、在定点补码除法中，当（）时商上1
A、余数为正 B、余数的符号与除数的符号不同 C、余数的符号与除数的符号相同 D、余数的符号与被除数的符号相同
10、假设有两个整数x和y，x = -68，y = -80，采用补码形式（含1位符号位）表示，x和y分别存放在寄存器A和B中。另外还有两个寄存器C和D。A、B、C、D都是8位的寄存器。请回答下列问题（要求最终用十六进制表示二进制序列）：
（1）寄存器A和B中的内容分别是什么？
（2）x和y相加后的结果存放在寄存器C中，寄存器C中的内容是什么？此时，溢出标志位OF是什么？符号标志位SF是什么？进位标志位CF是什么？
（3）x和y相减后的结果存放在D寄存器中，寄存器D中的内容是什么？此时，溢出标志位OF是什么？符号标志位SF是什么？进位标志位CF是什么？
11、运算器在运算的过程当中，得到的标志位中没有（）
A、进位标志位 B、溢出标志位 C、零标志位 D、正数标志位 12、二进制整数采用机器码表示时，（）的表示范围最大 A、原码 B、补码 C、反码 D、BCD码 13、针对8位二进制数，下列说法中正确的是（）
A、-127的补码为10000000 B、-127的反码等于0的移码 C、+1的移码等于-127的反码 D、0的补码等于-1的反码 第三次 2009年
13．浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27×29/32，Y=25×5/8，则用浮点加法计算X+Y的最终结果是（ ）。 A．00111 1100010 B．00111 0100010 C．01000 0010001 D．发生溢出
2010年
14．假定变量i、f 和d的数据类型分别为int、float 和double（int 用补码表示，float 和double 分别用IEEE754 单精度和双精度浮点数格式表示），已知i=785，f=1.5678e3， d=1.5e100。若在32位机器中执行下列关系表达式，则结果为“真”的是（ ）。 Ⅰ．i= =(int)(float)i Ⅱ．f= =(float)(int)f Ⅲ．f= =(float)(double)f Ⅳ．(d+f)-d= =f
A．仅Ⅰ和Ⅱ B．仅Ⅰ和Ⅲ C．仅Ⅱ和Ⅲ D．仅Ⅲ和Ⅳ
2011年
13．float型数据通常用IEEE 754单精度浮点数格式表示。若编译器将float型变量x分 配到一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是（ ）。 A．C104 0000H B．C242 0000H C．C184 0000H D．C1C2 0000H
2012年
14．float类型（即IEEE754单精度浮点数格式）能表示的最大正整数是（ ）。 A．2126-2103 B．2127-2104 C．2127-2103 D．2128-2104
2013年
13、某数采用IEEE754单精度浮点数格式表示为C640 0000H，则该数的值是（ ） A、-1.5×213 B、-1.5×212 C、-0.5×213 D、-0.5×212 练习
1、假定采用IEEE 754单精度浮点数格式表示一个数为45100000H，则该数为（） A、（+1.125）10×210 B、（+1.125）10×211 C、（+0.125）10×211 D、（+0.125）10×210
2、设某浮点数共12位，其中阶码含1位符号共4位，以2为底，补码表示；尾数含1位符号共8位，补码表示，规格化，则能表示的最大正数是（）
A、27 B、28 C、28-1 D、27-1
3、IBM370的短浮点数格式中，总位数为32位，左边第一位（b0）为数符，随后7位（b1~b7）为阶码，用移码表示，偏置常数为64，右边24位（b8~b31）为6位十六进制原码小数表示的尾数（意思即采用16为基数），采用规格化形式表示，不带隐藏位。若将十进制数-265.625用该浮点数格式表示，则应表示为（）
A、C310 9A00H B、4310 9A00H C、8310 9A00H D、0310 9A00H 4、IBM370的短浮点数格式同上题，则十进制数-260.125用该浮点数格式表示为什么（用十六进制形式表示）？
5、IBM370短浮点数格式下，45100110H对应的真值是多少？
6、已知两个实数x = -68，y = -8.25，它们在C语言中定义为float型变量，分别存放在寄存器A和B中，另外还有两个寄存器C和D。A、B、C、D都是32位的寄存器。请回答下列问题（用十六进制表示二进制序列）。
（1）寄存器A和B中的内容分别是什么？
（2）x和y相加后的结果放在C寄存器中，寄存器C中的内容是什么？ （3）x和y相减后的结果放在D寄存器中，寄存器D中的内容是什么？
第四次 2009年
15．某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。 现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的 ROM芯片数和RAM芯片数分别是（ ）。
A．1、15 B．2、15 C．1、30 D．2、30
2010年
15．假定用若干个2K×4位的芯片组成一个8K×8位的存储器，则地址0B1FH所在芯片 的最小地址是（ ）。
A．0000H B．0600H C．0700H D．0800H 16．下列有关RAM和ROM的叙述中，正确的是（ ）。 Ⅰ．RAM是易失性存储器，ROM是非易失性存储器 Ⅱ．RAM和ROM都采用随机存取方式进行信息访问 Ⅲ．RAM和ROM都可用作Cache Ⅳ．RAM和ROM都需要进行刷新
A．仅Ⅰ和Ⅱ B．仅Ⅱ和Ⅲ C．仅Ⅰ、Ⅱ和Ⅳ D．仅Ⅱ、Ⅲ和Ⅳ
2011年
14．下列各类存储器中，不采用随机存取方式的是（ ）。 A．EPROM B．CDROM C．DRAM D．SRAM
15．某计算机存储器按字节编址，主存地址空间大小为64MB，现用4MB×8位的RAM 芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是（ ）。 A．22位 B．23位 C．25位 D．26位
2012年
15．某计算机存储器按字节编址，采用小端方式存放数据。假定编译器规定int型和short 型长度分别为32位和16位，并且数据按边界对齐存储。某C语言程序段如下： struct{
int a; char b; short c; } record; record.a=273;
若record变量的首地址为0xC008，则地址0xC008中内容及record.c的地址分别为（ ）。 A. 0x00、0xC00D B. 0x00、0xC00E C. 0x11、0xC00D D. 0x11、0xC00E
16．下列关于闪存（Flash Memory）的叙述中，错误的是（ ）。 A．信息可读可写，并且读、写速度一样快
B．存储元由MOS管组成，是一种半导体存储器 C．掉电后信息不丢失，是一种非易失性存储器 D．采用随机访问方式，可替代计算机外部存储器
2013年 练习
1、以下器件中存取速度最快的是（）
A、Cache B、主存 C、寄存器 D、磁盘 2、以下（）表示从主存M中读出数据
A、M(MAR) →MDR B、(MDR) →M(MAR) C、M(MDR) →MAR D、(MAR) →M(MDR) 3、以下（）表示向主存M中写入数据
A、M(MAR) →MDR B、(MDR) →M(MAR) C、M(MDR) →MAR D、(MAR) →M(MDR) 4、以下类型的存储器中速度最快的是（）
A、DRAM B、ROM C、EPROM D、SRAM 5、下列说法中正确的是（）
A、半导体RAM信息可读可写，且断电后仍能保持记忆
B、DRAM是易失性RAM，而SRAM中的存储信息是不易失的
C、半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的 D、半导体RAM是非易失性的RAM
6、和静态RAM相比，动态RAM具有（）优点 A、容量能随应用任务需要动态变化 B、成本低、功耗低 C、掉电后内容不会丢失 D、内容不需要再生 7、若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数12345678H的存储字节顺序按地址从小到大依次是（）
A、12345678 B、78563412 C、87654321 D、34127856
8、采用四体并行低位交叉存储器，每个模块的容量是32K×16位，存取周期为400ns，在以下说法中，（）是正确的。
A、在0.1µs内，存储器能向CPU提供26位二进制信息 B、在0.1µs内，存储器能向CPU提供16位二进制信息 C、在0.4µs内，存储器能向CPU提供26位二进制信息 D、都不对
9、某机器字长为8位，试用以下所给芯片设计一个容量为10KB的存储器，其中RAM为高8KB，ROM为低2KB，最低地址为0。选用的RAM芯片类型为4K×8位，ROM芯片类型为2K×4位。回答以下问题：
（1）RAM和ROM的地址范围分别是多少？ （2）每种芯片各需要多少片？
（3）存储器的地址线、数据线各为多少根？
（4）画出存储器的结构图及与CPU连接的示意图。 10、在ROM存储器中必须有（）电路
A、数据写入 B、再生 C、地址译码 D、刷新
11、某微机的寻址范围为64K，接有8片8K的存储器芯片，存储器芯片的片选信号为CS，试回答下列问题：（1）画出选片译码逻辑电路（可选用74LS138译码器）；（2）写出每
片RAM的地址范围；（3）如果运行时发现不论往哪片RAM存入数据，以A000H为起始地址的存储芯片都有与之相同的数据，分析故障原因；（4）若出现译码器中的地址线A13与CPU断线，并搭接到高电平上的故障，问后果如何？
12、一个16K×32位的存储器，其地址线和数据线的总和是（） A、48 B、46 C、36 D、32
第五次 2009年
14．某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32B，按字节编址。主存129号单元所在主存块应装入到的Cache组号是（ ） 。 A．0 B．1 C．4 D．6
21．假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（ ）。 A．5% B．9.5% C．50% D．95%
2010年
17．下列命中组合情况中，一次访存过程中不可能发生的是（ ）。 A．TLB未命中，Cache未命中，Page未命中 B．TLB未命中，Cache命中，Page命中 C．TLB命中，Cache未命中，Page命中 D．TLB命中，Cache命中，Page未命中 44、（12分）某计算机的主存地址空间大小为256MB，按字节编址。指令Cache和数据Cache分离，均有8个Cache行，每个Cache行大小为64B，数据Cache采用直接映射方式。现有两个功能相同的程序A和B，其伪代码如下：
程序A：
int a[256][256]; „„
int sum_array1() {
int i, j, sum = 0;
for(i = 0; i < 256; i++) for( j = 0; j < 256; j++) sum += a[i][j]; return sum; }
程序B：
int a[256][256]; „„
int sum_array2() {
int i, j, sum = 0;
for(j = 0; j < 256; j++) for( i = 0; i < 256; i++)
sum += a[i][j]; return sum; }
假定int类型数据用32位补码表示，程序编译时i，j，sum均分配在寄存器中，数组a按行优先方式存放，其地址为320（十进制数）。请回答下列问题，要求说明理由或给出计算过程。（1）若不考虑用于Cache一致性维护和替换算法的控制位，则数据Cache的总容量为多少？（2）数组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache行号分别是多少（Cache行号从0开始）？（3）程序A和B的数据访问命中率各是多少？哪个程序的执行时间更短？
2011年 44、（12分）某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为16MB，主存（物理）地址空间大小为1MB，页面大小为4KB；Cache采用直接映像方式，共8行；主存与Cache之间交换的块大小为32B。系统运行到某一时刻时，页表的部分内容和Cache的部分内容分别如图所示，图中页框号及标记字段的内容为十六进制形式。请回答下列问题：
（1）虚拟地址共有几位？哪几位表示虚页号？物理地址共有几位，哪些表示页框号（物理页号）？
（2）使用物理地址访问Cache时，物理地址应划分成哪几个字段？要求说明每个字段的位数及在物理地址中的位置。
（3）虚拟地址001C60H所在的页面是否在主存中？若在主存中，则虚拟地址对应的物理地址是什么？访问该地址时是否Cache命中？要求说明理由。
（4）假设为该机配置一个4路组相联的TLB，该TLB共可存放8个页表项，若其当前内容（十六进制）如图所示，则此时虚拟地址024BACH所在的页面是否在主存中？要求说明理由。
2012年
17．假设某计算机按字编址，Cache有4个行，Cache和主存之间交换的块大小为1个字。若Cache的内容初始为空，采用2路组相联映射方式和LRU替换策略。访问的主存地址依次为0,4,8,2,0,6,8,6,4,8时，命中Cache的次数是（ ）。 A. 1 B. 2 C. 3 D. 4 43．（11分）假定某计算机的CPU主频为80MHz，CPI为4，平均每条指令访存1.5次，主存与Cache之间交换的块大小为16B，Cache的命中率为99%，存储器总线宽带为32位。请回答下列问题。
1）该计算机的MIPS数是多少？平均每秒Cache缺失的次数是多少？在不考虑DMA传送的情况下，主存带宽至少达到多少才能满足CPU的访存要求？
2）假定在Cache缺失的情况下访问主存时，存在0.0005%的缺页率，则CPU平均每秒产生多少次缺页异常？若页面大小为4KB，每次缺页都需要访问磁盘，访问磁盘时DMA传送采用周期挪用方式，磁盘I/O 接口的数据缓冲寄存器为32位，则磁盘I/O 接口平均每秒发出的DMA请求次数至少是多少？
3）CPU和DMA控制器同时要求使用存储器总线时，哪个优先级更高？为什么？
4）为了提高性能，主存采用4体低位交叉存储模式，工作时每1/4个存储周期启动一个体。若每个体的存储周期为50ns，则该主存能提供的最大带宽是多少？
2013年
16、某计算机主存地址空间大小为256MB，按字节编址。虚拟地址空间大小为4GB，采用页式存储管理，页面大小为4KB，TLB（快表）采用全相联映射，有4个页表项，内容如下表所示。 有效位 0 1 0 1 标记 FF180H 3FFF1H 02FF3H 03FFFH 页框号 0002H 0035H 0351H 0153H 则对虚拟地址03FF F180H进行虚实地址变换的结果是（ ） A、015 3180H B、003 5180H C、TLB缺失 D、缺页 练习
1、下面关于地址映像的叙述，错误的是（）
A、任意逻辑页能够映像到主存中任意页面位置称为全相联映像 B、直接映像方式规定每个逻辑页只能映像到一个特定物理页面 C、全相联映像容易导致存储页面“抖动”
D、组相联映像是全相联映像和直接映像方法的结合
2、在Cache和主存构成的两级存储体系中，Cache的存取时间是100ns，主存的存取时间是1000ns，如果希望有效（平均）存取时间不超过Cache存取时间的15%，则Cache的命中率至少应为（）
A、90% B、98% C、95% D、99% 3、高速缓冲存储器Cache一般采用（） A、随机存取方式 B、顺序存取方式 C、半顺序存取方式 D、只读不写方式
4、以下有关虚存的叙述中，正确的是（） A、对应用程序员透明，对系统程序员不透明 B、对应用程序员不透明，对系统程序员透明 C、对应用程序员、系统程序员都不透明 D、对应用程序员、系统程序员都透明
5、下列因素中，与Cache的命中率无关的是（） A、Cache块的大小 B、Cache的容量 C、主存的存取时间 D、以上都无关 6、下列说法中，正确的是（）
A、Cache与主存统一编址，Cache的地址空间是主存地址空间的一部分 B、主存储器只由易失性的随机读写存储器构成 C、单体多字存储器主要解决访存速度的问题 D、以上都不正确
7、在虚存中页表分为快表和慢表，以下关于页表的叙述中正确的是（） A、快表和慢表都存储在主存中，但快表比慢表容量小 B、快表采用了优化搜索算法，因此查找速度快
C、快表比慢表的命中率高，因此快表可以得到更多的搜索结果
D、快表采用快速存储器器件组成，按照查找内容访问，因此比慢表查找速度快
8、假设机器周期为10ns，Cache访问时间为1个周期，主存访问时间是20个周期，回答以下问题：（1）设命中率为95%，求平均访问时间。（2）如果Cache容量增加一倍而使命中率提高到97%，然而因此使机器周期延长到12ns，这样的改动方案是否值得采取？
9、设有一个直接映射的Cache，其容量为8KB，每块内有16B，主存的容量为512KB，求：（1）主存有多少个块？有多少个区？
（2）该Cache可容纳多少个块？Cache字地址有多少位？块号和块内地址各多少位？ （3）主存字地址有多少位？区号、区内块号和块内地址各多少位？ （4）主存中的第j块映像到Cache中哪一个块？
（5）将主存中的第513块调入Cache，则Cache的块号为多少？它的区号为多少？ （6）在上一步的基础上，送出的主存地址为04011H时是否命中？ 第六次 2009年
16．某机器字长为16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转移后的目标地址是（ ）。
A．2006H B．2007H C．2008H D．2009H 17．下列关于RISC的叙述中，错误的是（ ）。 A．RISC普遍采用微程序控制器
B．RISC大多数指令在一个时钟周期内完成 C．RISC的内部通用寄存器数量相对CISC多
D．RISC的指令数、寻址方式和指令格式种类相对CISC少
2010年
43．（11分）某计算机字长为16位，主存地址空间大小为128KB，按字编址。采用单字长指令格式，指令各字段定义如图B-4所示。转移指令采用相对寻址方式，相对偏移量用补码表示，寻址方式定义见表B-1。
请回答下列问题：
（1）该指令系统最多可有多少条指令？该计算机最多有多少个通用寄存器？存储器地址寄存器（MAR）和存储器数据寄存器（MDR）至少各需要多少位？ （2）转移指令的目标地址范围是多少？
（3）若操作码0010B表示加法操作（助记符为add），寄存器R4和R5的编号分别为100B 和101B，R4的内容为1234H，R5的内容为5678H，地址1234H中的内容为5678H，地址 5678H中的内容为1234H，则汇编语言为“add(R4), (R5)+”（逗号前为源操作数，逗号后为 目的操作数）对应的机器码是什么（用十六进制表示）？该指令执行后，哪些寄存器和存储 单元中的内容会改变？改变后的内容是什么？
2011年 16．偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中，不属于偏移寻址方式的是（ ）。
A．间接寻址 B．基址寻址 C．相对寻址 D．变址寻址
17．某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标志SF和溢出标志OF，条件转移指令bgt（无符号整数比较大于时转移）的转移条件是 （ ） 。 A．CF+ OF=
B． SF+ ZF=
C．CFZF= 1 D．CFSF=
2012年
2013年
17、假设变址寄存器R的内容为1000H，指令中的形式地址为2000H，地址1000H中的内容为2000H，地址2000H中的内容为3000H，地址3000H中的内容为4000H，则变址寻址方式下访问到的操作数是（ ）
A、1000H B、2000H C、3000H D、4000H 44、
练习
1、直接寻址的无条件转移指令功能是将指令中的地址码送入（） A、PC B、地址寄存器 C、累加器 D、ALU 2、以下有关指令系统的说法中，错误的是（） A、指令系统是计算机硬件设计的重要依据 B、指令系统是表征一台计算机功能的重要因素 C、指令系统是计算机软件、硬件的界面
D、指令系统和机器语言无关
3、以下有关指令系统的说法中错误的是（） A、指令系统是一台机器硬件能执行的指令全体 B、任何程序运行前都要先转化为机器语言程序
C、指令系统只和软件设计有关，而与机器硬件设计无关 D、指令系统在某种意义上，反映一台计算机硬件的功能
4、某指令系统指令长为8位，每一个地址码3位，用扩展操作码技术。若指令系统具有2条二地址指令，10条零地址指令，则最多有（）条一地址指令
A、20 B、14 C、10 D、6 5、以下说法中正确的是（）
A、寻址方式是指令如何给出操作数或操作数地址 B、所有指令的寻址方式都相同 C、所有指令都有操作码和地址码 D、指令的功能与寻址方式无关 6、以下几种寻址方式中，（）方式取操作数最快
A、直接寻址 B、寄存器寻址 C、相对寻址 D、变址寻址
7、设指令中的地址码为A，变址寄存器为X，基址寄存器为B，程序计数器为PC，则变址加间接寻址方式的操作数有效地址EA为（）
A、（X）+（A） B、（X+B） C、（（X）+A） D、（A）+（PC）
8、如果指令中的地址码为A，变址寄存器为X，基址寄存器为B，则间接变址寻址方式的操作数有效地址EA为（）
A、（X+（A）） B、（X）+（A） C、（B+X）+A D、（A+X）+B
9、采用相对寻址方式的转移指令占两个字节，第一字节是操作码，第二字节是相对位移量（用补码表示）。每次CPU从存储器取出一个字节，并自动完成（PC）+1→PC。假设执行到该转移指令时PC的内容为2003H，要求转移到200AH地址，则该转移指令第二字节的内容应为（）
A、05H B、08H C、F8H D、F5H
10、假设某条指令的一个操作数采用变址寻址方式，变址寄存器的内容为8H，指令中给出的形式地址为1200H，地址为1200H的内存单元中内容为12FCH，地址为12FCH的内存单元的内容为38B8H，则该操作数的有效地址为（）
A、1200H B、1208H C、12FCH D、38B8H
11、假设某条指令的一个操作数采用一次间址寻址方式，指令中给出的形式地址为1200H，地址为1200H的内存单元中内容为12FCH，地址为12FCH的内存单元的内容为38B8H，而38B8H单元的内容为88F9H，则该操作数的有效地址为（）
A、1200H B、12FCH C、88F9H D、38B8H 12、假设某条指令的一个操作数采用两次间址寻址方式，指令中给出的地址码为1200H，地址为1200H的内存单元中的内容为12FCH，地址为12FCH的内存单元的内容为38B8H，而38B8H单元的内容为88F9H，则该操作数的有效地址为（）
A、1200H B、12FCH C、38B8H D、88F9H 13、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址为1200H的内存单元中的内容为12FCH，地址为12FCH的内存单元的内容为38B8H，而38B8H单元的内容为88F9H，则该操作数的有效地址为（）
A、1200H B、12FCH C、38B8H D、88F9H
第七、八次 2009年
18．某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别为90ns、80ns、70ns、和60ns，则该计算机的CPU时钟周期至少是（）。 A．90ns B．80ns C．70ns D．60ns 19．相对于微程序控制器，硬布线控制器的特点是（ ）。 A．指令执行速度慢，指令功能的修改和扩展容易 B．指令执行速度慢，指令功能的修改和扩展难 C．指令执行速度快，指令功能的修改和扩展容易 D．指令执行速度快，指令功能的修改和扩展难 44、（13分）
2010年
18．下列寄存器中，汇编语言程序员可见的是 （ ）。 A．存储器地址寄存器（MAR） B．程序计数器（PC） C．存储器数据寄存器（MDR） D．指令寄存器（IR） 19．下列选项中，不会引起指令流水线阻塞的是（ ） 。 A．数据旁路（转发） B．数据相关 C．条件转移 D．资源冲突
2011年
18．下列给出的指令系统特点中，有利于实现指令流水线的是（ ）。 Ⅰ．指令格式规整且长度一致 Ⅱ．指令和数据按边界对齐存放 Ⅲ．只有Load/Store指令才能对操作数进行存储访问
A．仅Ⅰ、Ⅱ B．仅Ⅱ、Ⅲ C．仅Ⅰ、Ⅲ D．Ⅰ、Ⅱ、Ⅲ
19．假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则在下列有关指 令执行的叙述中，错误的是（ ）。
A．每个指令周期中CPU都至少访问内存一次
B．每个指令周期一定大于或等于一个CPU时钟周期
C．空操作指令的指令周期中任何寄存器的内容都不会被改变 D．当前程序在每条指令执行结束时都可能被外部中断打断
2012年 18．某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有33个微命令，构成5个互斥类，分别包含7、3、12、5和6个微命令，则操作控制字段至少有（ ）。
A. 5位 B. 6位 C. 15位 D. 33位 44、（12分）
2013年
18、某CPU主频为1.03GHz，采用4级指令流水线，每个流水线的执行需要1个时钟周期。假定CPU执行了100条指令，在其执行过程中，没有发生任何流水线阻塞，此时流水线的吞吐率为（ ）
A、0.25×109条指令/秒 B、0.97×109条指令/秒 C、1.0×109条指令/秒 D、1.03×109条指令/秒
练习
1、CPU中的译码器主要用于（）
A、地址译码 B、指令译码 D、选择多路数据到ALU D、数据译码 2、下列叙述中（）是错误的
A、采用微程序控制器的处理器称为微处理器
B、在微指令编码中，编码效率最低的是直接编码方式
C、在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短 D、CMAR是控制器中存储地址寄存器
第九、十次 2009年 20．假设某系统总线在一个总线周期中并行传输4B信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是（ ）。
A．10MB/s B．20MB/s C．40MB/s D．80MB/s 22．下列选项中，能引起外部中断的事件是（ ）。
A．键盘输入 B．除数为0 C．浮点运算下溢 D．访存缺页 43．（8分）某计算机的CPU主频为500MHz，CPI为5（即执行每条指令平均需5个时钟周期）。假定某外设的数据传输率为0.5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。请回答下列问题，要求给出计算过程。
（1）在中断方式下，CPU用于该外设I/O 的时间占整个CPU时间的百分比是多少？ （2）当该外设的数据传输率达到5MB/s时，改用DMA方式传送数据。假定每次DMA传送块大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O 的时间占整个CPU时间的百分比是多少？（假设DMA与CPU之间没有访存冲突）
2010年
20．下列选项中的英文缩写均为总线标准的是（ ）。 A．PCI、CRT、USB、EISA B．ISA、CPI、VESA、EISA C．ISA、SCSI、RAM、MIPS D．ISA、EISA、PCI、PCI-Express
21．单级中断系统中，中断服务程序内的执行顺序是（ ）。
Ⅰ．保护现场 Ⅱ．开中断 Ⅲ．关中断 Ⅳ．保存断点 Ⅴ．中断事件处理 Ⅵ．恢复现场 Ⅶ．中断返回 A．Ⅰ->Ⅴ->Ⅵ->Ⅱ->Ⅶ B．Ⅲ->Ⅰ->Ⅴ->Ⅶ C．Ⅲ->Ⅳ->Ⅴ->Ⅵ->Ⅶ D．Ⅳ->Ⅰ->Ⅴ->Ⅵ->Ⅶ
22．假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600×1200， 颜色深度为24位，帧频为85Hz，显存总带宽的50%用来刷新屏幕，则需要的显存总带宽至 少约为（ ）。
A．245Mbit/s B．979Mbit/s C．1 958Mbit/s D．7 834Mbit/s
2011年
20．在系统总线的数据线上，不可能传输的是（ ）。 A．指令 B．操作数 C．握手（应答）信号 D．中断类型号
21．某计算机有五级中断L4～L0，中断屏蔽字为M4M3M2M1M0，Mi=1（0≤i≤4）表示 对Li 级中断进行屏蔽。若中断响应优先级从高到低的顺序是L4→L0→L2→L1→L3，则L1的中断处理程序中设置的中断屏蔽字是 （ ）。
A．11110 B．01101 C．00011 D．01010
22．某计算机处理器主频为50MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次所用的时钟周期数至少为500。在设备A工作期间，为保证数据不丢失，每秒需对其查询至少200次，则CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是（ ）。 A．0.02% B．0.05% C．0.20% D．0.50%
2012年
19．某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（ ）。 A. 20ns B. 40ns C. 50ns D.80ns
20．下列关于USB总线特性的描述中，错误的是（ ）。 A. 可实现外设的即插即用和热拔插 B. 可通过级联方式连接多台外设 C. 是一种通信总线，连接不同外设
D. 同时可传输2位数据，数据传输率高
21．下列选项中，在I/O 总线的数据线上传输的信息包括（ ）。
Ⅰ．I/O 接口中的命令字 Ⅱ．I/O 接口中的状态字 Ⅲ．中断类型号 A．仅Ⅰ、Ⅱ B．仅Ⅰ、Ⅲ C．仅Ⅱ、Ⅲ D．Ⅰ、Ⅱ、Ⅲ
22．响应外部中断的过程中，中断隐指令完成的操作，除保护断点外，还包括（ ）。 Ⅰ．关中断 Ⅱ．保存通用寄存器的内容 Ⅲ．形成中断服务程序入口地址并送PC
A．仅Ⅰ、Ⅱ B．仅Ⅰ、Ⅲ C．仅Ⅱ、Ⅲ D．Ⅰ、Ⅱ、Ⅲ
2013年
练习
1、DMA要访问主存时，先向CPU发出请求，获得总线使用权时再进行访存，这种情况称为（）
A、停止CPU访问主存 B、周期挪用 C、DMA与CPU交替访问 D、DMA
2、DMA方式的接口电路中有程序中断部件，其作用是（） A、实现数据传输 B、向CPU提出总线使用权 C、向CPU提出传输结束 D、发中断请求
因篇幅问题不能全部显示，请点此查看更多更全内容