专利名称：一种基于ASIC-TDC的时钟模块高精度鉴相系统及
方法
专利类型：发明专利发明人：洪治
申请号：CN201811042050.0申请日：20180907公开号：CN109120260A公开日：20190101
摘要：本发明涉及通信设备技术领域，公开了一种基于ASIC‑TDC的时钟模块高精度鉴相系统及方法，包括本地时钟模块、信号处理器、ASIC‑TDC芯片以及参考时钟模块；信号处理器包括PLL倍频模块、系统时钟模块、PID计算模块以及1PPSForTdc信号输出模块，系统时钟生成本地1PPS信号；信号处理器接收参考时钟模块的参考信号与本地1PPS信号比较，得到粗鉴相值，信号处理器输出第二本地1PPS信号到ASIC‑TDC芯片的Start管脚，参考1PPS信号输入ASIC‑TDC芯片的Stop管脚，ASIC‑TDC芯片根据第二本地1PPS信号及参考1PPS信号进行细鉴相。本发明解决了ASIC‑TDC测试范围过小和只能单一方向测量的局限，可以将锁定参考1PPS稳定时的鉴相精度提高到50ps左右，很好的匹配了本地时钟的短稳精度，极大提高了时钟模块的稳定度。
申请人：深圳市太铭科技有限公司
地址：518000 广东省深圳市前海深港合作区前湾一路1号A栋201室(入驻深圳市前海商务秘书有限公司)
国籍：CN
代理机构：北京华仲龙腾专利代理事务所(普通合伙)
代理人：黄玉珏
更多信息请下载全文后查看
因篇幅问题不能全部显示，请点此查看更多更全内容