1.1微处理器、微型计算机和微型计算机系统三者之间有什么不同？ 答：①微处理器是微型计算机的核心，是微型计算机的一部分。它是集成在一块芯片上的CPU，由运算器和控制器组成。
②微型计算机包括微处理器、存储器、I/O接口和系统总线，是微型计算机系统的主体。
③微型计算机系统包括微型计算机、外设及系统软件三部分。 1.2CPU在内部结构上由哪几部分组成？CPU应具备哪些主要功能？
答：1.CPU在内部结构上由以下几部分组成： ①算术逻辑部件(ALU)； ②累加器和通用寄存器组；
③程序计数器(指令指针)、指令寄存器和译码器； ④时序和控制部件。
2.CPU应具备以下主要功能： ①可以进行算术和逻辑运算； ②可保存少量数据；
③能对指令进行译码并执行规定的动作； ④能和存储器、外设交换数据； ⑤提供整个系统所需要的定时和控制； ⑥可以响应其他部件发来的中断请求。 1.3累加器和其他通用寄存器相比，有何不同？
答：许多指令的执行过程以累加器为中心；输入/输出指令一般也以累加器来完成。
1.4微处理器的控制信号有哪两类？
答：一类是通过对指令的译码，由CPU内部产生的。这些信号由CPU送到存储器、I/O 接口电路和其他部件。另一类是微型机系统的其他部件送到CPU的。通常用来向CPU
发出请求。如中断请求、总线请求等。
1.5微型计算机采用总线结构有什么优点？
答：首先是系统中各功能部件之间的相互关系变为各个部件面向总线的单一关系。其次是一个部件只要符合总线标准，就可以连接到采用这种总线标准的系统中，使系统功能
得到扩充。
1.6数据总线和地址总线在结构上有什么不同之处？如果一个系统的数据和地址合用一套总线
或者合用部分总线，那么，要靠什么来区分地址或数据？ 答：1.数据总线是双向三态；地址总线是单向输出三态。 2.数据和地址复用时，必须有一个地址选通信号来区分该总线上输出的是地址还是数据。1.7控制总线传输的信号大致有哪几种？
答：包括CPU送往存储器和I/O接口的控制信号，如读信号、写信号、中断响应信号、存储器和I/O接口区分信号等。还包括其他部件送到CPU的信号，如时钟信号、中
断请求信号、准备就绪信号等。
2.1总线接口部件有哪些功能？请逐一进行说明。
答：1.总线接口部件的功能是负责与存储器、I/O端口传送数据。 2.具体讲：①总线接口部件要从内存取指令送到指令队列； ②CPU执行指令时，总线接口部件要配合执行部件从指定的内存单元或者外设端口中取数据，将数据传送给执行部件，或者把执行部件的操作结果传送到指定的内存单元或外设端口中。
2.28086的总线接口部件由哪几部分组成？答：4个段地址寄存器CS、DS、ES、SS；16
位的指令指针寄存器IP；20位的地址加法器；6字节的指令队列。 2.38086的执行部件有什么功能？由哪几部分组成？
答：1.8086的执行部件的功能是负责指令的执行。2.4个通用寄存器AX、BX、CX、DX；
4个专用寄存器BP、SP、SI、DI；标志寄存器FLAGS和算术逻辑单元ALU。2.4状态标志和控制标志有何不同？程序中是怎样利用这两类标志的？8086的状态标志和控
制标志分别有哪些？
答：1.不同之处在于：状态标志由前面指令执行操作的结果对状态标志产生影响，即前面指令执行操作的结果决定状态标志的值。控制标志是人为设置的。
2.利用状态标志可进行计算和判断等操作。利用控制标志可对某一种特定功能(如单步
操作、可屏蔽中断、串操作指令运行的方向)起控制作用。 3.8086的状态标志有：SF、ZF、PF、CF、AF和OF计6个。 8086的控制标志有：DF、IF、TF计3个。
2.58086/8088和传统的计算机相比在执行指令方面有什么不同？这样的设计思想有什优
点？
答：1.传统的计算机在执行指令时，指令的提取和执行是串行进行的。8086/8088 CPU 的总线接口部件和执行部件在提取和执行指令时是并行同时工作的。
2.8086/8088 CPU的设计思想有力地提高了CPU的工作效率，这也正是
8086/8088成功的原因之一。
2.6总线周期的含义是什么？答：总线周期的含义是总线接口部件完成一个取指令或传送数据
的完整操作所需的最少时钟周期数。
2.7在总线周期的T1、T2、T3、T4状态，CPU分别执行什么动作？什么情况下需要插入等待
状态T W？T W在哪儿插入？怎样插入？
答：1.在总线周期的T1、T2、T3、T4状态，CPU分别执行下列动作：
①T1状态：CPU往多路复用总线上发出地址信息，以指出要寻找的存储单元或外
设端口的地址。
②T2状态：CPU从总线上撤销地址，而使总线的低16位浮置成
高阻状态，为传
输数据做准备。总线的高4位(A19~A16)用来输出本总线周期的状态信息。
③T3状态：多路总线的高4位继续提供状态信息。低16位(8088为低8位)上出
现由CPU写出的数据或者CPU从存储器或端口读入的数据。 ④T4状态：总线周期结束。
2.当被写入数据或者被读取数据的外设或存储器不能及时地配合CPU传送数据。这
时，外设或存储器会通过“READY”信号线在T3状态启动之前向CPU发一个“数
据未准备好的信号”，于是CPU会在T3之后插入一个或多个附加的时钟周期T W。
3.T W插在T3状态之后，紧挨着T3状态。
4.插入的T W状态时的总线上的信息情况和T3状态的信息情况一样。当CPU收到存
储器或外设完成数据传送时发出的“准备好”信号时，会自动脱离T W状态而进入
T4状态。
2.8CPU启动时，有哪些特征？如何寻找8086/8088系统的启动程序？
答：1.CPU启动时，有以下特征：
①内部寄存器等置为初值；②禁止中断(可屏蔽中断)； ③从FFFF0H开始执行程序；④三态总线处于高阻状态。 2.8086/8088系统的启动程序从FFFF0H单元开始的无条件转移指令转入执行。2.9CPU在8086的微机系统中，为什么常用AD0作为低8位数据的选通信号？
答：因为每当CPU和偶地址单元或偶地址端口交换数据时，在T1状态，AD0引腿传送的地址信号必定为低电平。而CPU的传输特性决定了只要是和偶地址单元或偶地址端口
交换数据，则CPU必定通过总线低8位即AD7~AD0传输数据。可见AD0可以用来
作为接于数据总线低8位上的8位外设接口芯片的选通信号。 2.108086和8088是怎样解决地址线和数据线的复用问题的？ALE信号何时处于有效电平？
答：1.在总线周期的T1状态，复用总线用来输出要访问的存储器或I/O端口的地址给地址锁存器8282(3片)锁存；在其他状态为传送数据或作传送准备。地址锁存器8282
在收到CPU发出的地址锁存允许信号ALE后，锁存地址。 2.ALE信号在每个总线周期的T1状态为有效高电平。
2.11BHE信号和A0信号是通过怎样的组合解决存储器和外设端口的读/写的？这种组合决定
了8086系统中存储器偶地址体及奇地址体之间应该用什么信号来区分？怎样区分？
答：1.
2.0
3.当A0=0时选中偶地址体，A0=1时选中奇地址体。 2.12RESET信号来到后，CPU的状态有哪些特点？
答：复位信号来到后，CPU便结束当前操作，并对处理器标志寄存器FR、IP、DS、SS、ES、其他寄存器及指令队列清0，而将CS设置为FFFFH。当复位信号变为低电平
后，CPU从FFFF0H单元开始执行程序。
2.13非屏蔽中断有什么特点？可屏蔽中断有什么特点？分别用在什么场合？
答：1.非屏蔽中断的特点有：中断请求从NMI引腿进入，不受中断允许标志IF的影响。
非屏蔽中断只有一个，其中断类型码为2。
2.可屏蔽中断的特点有：中断请求从INTR引腿进入，只有在IF=1时CPU才响应该
中断。可屏蔽中断有若干个，其中断类型码可以是5~255。 3.非屏蔽中断用来处理系统的重大故障，如掉电等。可屏蔽中断用在一般外部设备申
请的中断中。
2.14什么叫中断向量？它放在那里？对应于1CH的中断向量存放在哪里？如果1CH的中断处
理子程序从5110H:2030H开始，则中断向量应怎样存放？ 答：1.中断处理子程序的入口地址就是中断向量。 2.中断向量放在0段的0~3FFH区域的中断向量表中。
3.对应于类型号为1CH的中断向量应放在00070~00073H的4个单元中。
4.若1CH的中断向量为5110H:2030H，则中断向量的存放方法为：00070H存放
30H，00071H存放20H (IP)；00072H存放10H，00073H存放51H (CS)。
2.15非屏蔽中断处理程序的入口地址怎样寻找？
答：CPU在响应NMI引腿的中断请求时，CPU并不需要从中断类型码计算中断向量的地址，而是直接从中断向量表中读取00008~0000BH这4个单元对应于中断类型2的
中断向量就行了。CPU将00008H、00009H两个单元的内容装入IP，而将0000AH、
0000BH两个单元的内容装入CS，于是就转入了对非屏蔽中断处理程序的执行。2.16叙述可屏蔽中断的响应过程，一个可屏蔽中断或者非屏蔽中断响应后，堆栈顶部四个单元
中为什么内容？
答：首先在CPU的INTR引腿上有可屏蔽中断请求输入，且IF=1。在当前指令执行完后，CPU发两个INTA中断响应负脉冲，外设接到第二个负脉冲后，立即往数据线上给
CPU送来中断类型码。然后CPU取中断类型码，将标志FR推入堆栈，清除IF和
TF，再将CS和IP推入堆栈来保护断点，进入中断处理子程序并执行，最后弹出IP
和CS及标志而中断返回。中断响应后，堆栈顶部四个单元的内容分别是：IP L、IP H、
CS L、CS H。
2.17一个可屏蔽中断请求来到时，通常只要中断允许标志为1，便可在执行完当前指令后响应，
在哪些情况下有例外？
答：1.正好遇到CPU执行封锁指令时，必须等下一条指令执行完后才响应中断。
2.正好执行往段寄存器传送数据的指令，必须等下一条指令执行完后才响应中断。
3.执行WAIT或串操作指令时，可在指令执行中响应中断。 2.18在编写中断处理子程序时，为什么要在子程序中保护许多寄存器？有些寄存器即使在中断
处理子程序中并没有用到也需要保护，这又是为什么(联系串操作指令执行时遇到中断这种情况来回答)？
答：1.因为中断处理子程序运行时需要使用CPU内部的寄存器，这些寄存器的值发生了改变。因此若不加保护在返回原程序时就修改了断点处的现场，而使程序不能正常
运行。
2.因为串操作指令允许在执行过程中进入中断，若与串操作有关的寄存器未保护好，
中断返回时串操作指令就不能正常继续运行。而且还有隐含寻址问题。
2.19一个可屏蔽中断响应时，CPU要执行哪些读/写周期？对一个软件中断又如何？
答：1.对可屏蔽中断响应，CPU要执行的读/写周期如下： ①执行两个中断响应总线周期。并取得中断类型码。 ②执行一个总线写周期。标志寄存器FR值入栈。 ③执行一个总线写周期。CS值入栈。 ④执行一个总线写周期。IP值入栈。
⑤执行一个总线读周期。读取中断处理子程序入口地址的偏移量→IP。
⑥执行一个总线读周期。读取中断处理子程序入口地址的段地址→CS。
2.若是一个软件中断，则跳过上述第①步，而执行②~⑥步。 2.20中断处理子程序在结构上一般是怎样一种模式？ 答：①保护中断时的现场，即保护CPU各寄存器的值。
②一般应置IF=1来开放中断，以允许级别较高的中断请求进入。 ③中断处理的具体内容。④恢复中断时的现场。⑤中断返回指令。 2.21软件中断有哪些特点？在中断处理子程序和主程序的关系上，软件中断和硬件中断有什么
不同之处？
答：1.软件中断有如下特点：
①用一条中断指令进入中断处理子程序，并且，中断类型码由指令提供。
②进入中断时，不需要执行中断响应总线周期。
③不受中断允许标志IF的影响。④软件中断的优先级最高。 ⑤软件中断没有随机性。
2.软件中断允许在主程序和中断处理子程序之间传递数据。而硬件中断由于是随机的，
所以不能传递数据。
2.37 8086存储空间最大为多少？怎样用16位寄存器实现对20位地址的寻址？
答：1.8086存储空间最大为220=1MB。
2.采用分段的方法实现16位寄存器实现对20位地址的寻址。 物理地址=段基址×10H+偏移地址 第四章存储器和高速缓存技术
4.1计算机的内存有什么特点？内存由哪两部分组成？外存一般指哪些设备？外存有什么特
点？
答：1.内存可被CPU直接访问，内存的存取速度快，内存的空间大小受到地址总线位数的限制。
2.内存由ROM和RAM两部分组成。
3.外存一般指软盘、硬盘、磁带机上的磁带及光盘。
4.外存的特点是大容量，所存信息即可修改，又可长期保存。但外存速度慢，要配置
专用设备。
4.2用存储器件组成内存时，为什么总是采用矩阵形式？请用一个具体例子进行说明。
答：1.为了简化选择内存内部单元的地址译码电路及减少译码线数量。
2.例如，要组成1K字节的内存，若不用矩阵组织这些单元，而是将它们一字排开，
就要1024条译码线才能实现对这些单元的寻址。译码电路也因此而很复杂。若用
32×32来实现排列，就只要32条行选择线和32条列选择线就可以了。因此其译
码电路也将变得较为简单。
4.3为了节省存储器的地址译码电路，一般采用哪些方法？ 答：①存储器件按矩阵排列； ②内存按模块结构设计； ③模块内再进行分组处理。
4.4在选择存储器件时，最重要的考虑因素是什么？此外还应考虑
哪些因素？
答：1.最重要的考虑因素是：易失性、只读性、位容量和速度。 2.此外还应考虑：功耗、可靠性和价格等因素。 4.5什么叫静态RAM？静态RAM有什么特点？
答：1.在电源不断电的情况下，信息一旦写入后不会丢失的RAM就叫静态RAM。
2.静态RAM的特点有：不需刷新，因此简化了外部电路；但位容量较类似方法设计
的动态RAM少，且功耗较大。
4.6静态RAM芯片上为什么往往只有写信号而没有读信号？什么情况下可以从芯片读得数
据？
答：1.因为在存储器中，当允许信号有效之后，一定是进行读/写操作，非写即读。因此，只用写信号WE就可以即控制写操作，又控制读操作。在写操作时，写脉冲发生器
送来一个负脉冲作为写入信号；在读操作时，写脉冲发生器不产生负脉冲，而是使
WE端处于高电平，此高电平就用来作为读出信号。
2.当芯片允许信号CE=0及写信号WE=1时，可以从芯片上读得数据。
4.7在对静态存储器进行读/写时，地址信号要分为几个部分？分别产生什么信号？
答：1.地址信号分为三个部分。如：A19~A14，A13~A12，A11~A0。
2.例中A19~A14用来作为模块选择信号，地址译码器判断A19~A14给出的模块选择
信号和本模块的约定信号是否匹配，如匹配，则再根据MRDC或MWTC产生内部的
模块选择信号；A13~A12产生4个矩阵的芯片允许信号；A11~A0则作为矩阵内部
的行地址和列地址。
4.8动态RAM工作时有什么特点？和静态RAM比较，动态RAM有什么长处？有什么不足之
处？动态RAM一般用在什么场合？
答：1.动态RAM工作时需要对其存储的信息定时(约2ms)刷新一次。因此需要刷新控制电路来支持。
2.动态RAM的优点(长处)为：动态RAM的位密度高；动态RAM的功耗较低；动态
RAM的价格低廉，适合于大容量使用。
3.动态RAM的缺点(不足之处)为：要配置刷新逻辑电路；在刷新周期中，内存模块不
能启动读周期或写周期。
4.动态RAM一般用在大容量、低功耗场合。
4.9动态RAM为什么要进行刷新？刷新过程和读操作比较有什么差别？
答：1.因为动态RAM是利用电容的存储作用来保存信息的，但电容由于放电或泄漏，电荷保存时间较短(约2ms)，若不及时补充电荷会使存放的数据丢失，因此需定时刷
新以补充所需要的电荷。
2.刷新过程是由刷新逻辑电路定时完成的，且每次对所有模块的一行同时刷新，数据
不输出，数据总线处于高阻状态。读过程是随机的，每次选中一个存储单元(8位)，
且数据输出到数据总线上。
4.10动态RAM控制器完成什么功能？Intel 8203从功能上分为哪两部分？叙述这两部分的工
作原理。
答：1.动态RAM控制器要完成的功能有：刷新定时器产生刷新周期并提供各种时序信号，并对CPU的读/写操作及刷新操作进行仲裁；刷新地址计数器提供刷新用的行地址，
并通过多路转换器进行地址切换。
2.Intel 8203从功能上分为：地址处理部分和时序处理部分两个。 3.地址处理部分用来处理动态RAM正常读/写时的地址信号(正常的行/列地址合用
一组地址线的区分)和刷新过程中的地址信号(区分正常的行地址及刷新周期的行地
址)。时序处理部分通过一个基准时钟来产生各种时序；通过一个仲裁器来解决刷新
请求和内存正常读/写请求之间的矛盾。内部有两级同步电路用来对外部请求信号实
现同步。
4.11ROM、PROM、EPROM分别用在什么场合？
答：①ROM用在一个计算机系统完成开发以后，容纳不再修改的程序和数据。且批量产量要大的场合。
②PROM用于非批量的场合。
③EPROM用于软件或系统的开发阶段及批量很小的场合。 第五章微型计算机和外设的数据传输
5.1外部设备为什么要通过接口电路和主机系统相连？存储器需要接口电路和总线相连吗？为
什么？
答：1.因为外设的功能多种多样，对于模拟量信息的外设必须要进行A/D和D/A转换，而对于串行信息的外设则必须转换为并行的信息，对于并行信息的外设还要选通。
而且外设的速度比CPU慢的多，必须增加缓冲功能。只有这样计算机才能使用这些
外设。而所有这些信息转换和缓冲功能均由接口电路才能完成。 2.存储器不需要接口电路和总线相连。
3.因为存储器功能单一，且速度与CPU相当。因此可直接挂在CPU总线上。
5.2是不是只有串行数据形式的外设需要接口电路和主机系统连接？
为什么？
答：1.不是。并行数据形式的外设也需要接口电路和主机系统连接。
2.因为，CPU每次只能访问一个外设，因此并行信息的外设需增加选通功能，才能满
足CPU的访问要求，必须用接口电路。
5.3接口电路的作用是什么？按功能可分为几类？
答：1.接口电路的作用就是在外设和CPU之间起信息变换和缓冲功能。
2.按功能可分为两类：
①一种是使微处理器正常工作所需要的辅助电路。 ②另一种是输入/输出接口电路。
5.4数据信息有哪几类？举例说明它们各自的含义。
答：1.数据信息有四类：数字量、模拟量、开关量、脉冲量。 2.如键盘、磁带机等就是数字量信息；温度、湿度、压力等转换的电信号就是模拟量；
电机的起停、发光设备的亮灭等都是开关量；计数脉冲、定时脉冲等都是脉冲量。
5.5CPU和输入/输出设备之间传送的信息有哪几类？ 答：有数据信息、控制信息、状态信息三类。
5.6什么叫端口？通常有哪几类端口？计算机对I/O端口编址时通常采用哪两种方法？在
8086/8088系统中，用哪种方法对I/O端口进行编址？
答：1.CPU和外设进行数据传输时，各类信息在接口中进入不同的寄存器，一般称这些寄存器为I/O端口。
2.有数据端口、控制端口、状态端口三类。
3.在微型计算机中通常用两种I/O端口编址方式：存储器映象寻址和I/O端口单独寻
址。
4.在8086/8088系统中，用I/O端口单独寻址方式编址。
5.7为什么有时候可以使两个端口对应一个地址？
答：因为这两个端口一个是只读端口，一个是只写端口。而CPU对一个I/O端口地址可进行读/写两种访问。如果将这两个只读和只写端口编为一个地址，则CPU对该端口
地址读操作对应的是只读端口；CPU对该端口地址写操作则对应的是只写端口，互不
影响。因此可以使两个单向的只读和只写端口对应一个端口地址。 5.8CPU和外设之间的数据传送方式有哪几种？实际选择某种传输方式时，主要依据是什么？
答：1.CPU和外设之间的数据传送方式有三种：程序方式、中断方式、DMA方式。
2.主要依据是外设的情况(外设的速度和外设提供信息的方式)。 5.9无条件传送方式用在哪些场合？画出无条件传送方式的工作原理图并说明。
答：1.无条件传送方式只用在对一些简单外设进行操作的场合。如开关、LED显示等。
2.无条件传送方式的工作原理图：(见书203页图5.2所示) ①在无条件输入时：CPU执行一条输入指令，使RD和M/IO信号为有效低电平，
并对应送出该端口地址，因此选中输入缓冲器，打开其三态门，使输入缓冲器的
数据经数据总线送到CPU的累加器中。
②在无条件输出时：CPU执行一条输出指令，使WR和M/IO信号为有效低电平，
并对应送出该端口地址，因此选中输出锁存器，将由累加器送到数据总线上的数
据打入输出锁存器中供外设使用。
5.10条件传送方式的工作原理是怎样的？主要用在什么场合？画出条件传送(查询)方式输出过程
的流程图。
答：1.条件传送方式的工作原理是：外设给CPU提供一个状态信息，当CPU要访问外设时，必须先检测该状态信息是否合乎要求，不停检测直至合乎要求时才进行CPU对
外设的访问。
2.查询方式主要用在外设较少，数据交换不频繁的非实
3.查询式输出过程的流程图如右：
5.11设一个接口的输入端口地址为0100H，而它的状态端口地 址为0104H，状态口中第5位为1表示输入缓冲区中有一 个字节准备好，可输入。设计具体程序实现查询式输入。 答：DATA SEGMENT
BUFFER DB 20 DUP(?) ;接收数据缓 冲区
DATA ENDS CODE SEGMENT
ASSUME DS:DATA，CS:CODE STAT: MOV AX，DATA ;对DS初 始化
MOV DS，AX
MOV DI，OFFSET BUFFER MOV DX，0104H STATIN: IN AL，DX TEST AL，20H ;测试第5 位
JZ STATIN ;第5位为0继续测试 MOV DX，0100H IN AL，DX ;输入数据 MOV [DI]，AL CODE ENDS END STAT
5.12查询式传送方式有什么缺点？中断方式为什么能弥补查询方式的缺点？
答：1.查询式传送方式缺点是：花费CPU的时间作等待循环，大大降低了CPU的运行效率。
2.中断方式是在外设准备就绪时向CPU申请中断，再进行传送，因而CPU无需花费
时间作等待循环，弥补了查询方式的缺点。 5.13画一个用中断方式进行输出传输的接口电路。 答：中断方式输出的接口电路如下：
AB
5.14叙述可屏蔽中断的响应和执行过程。 答：①接口发中断请求信号。
②CPU的IF=1时，当前指令执行完后，CPU进行中断回答，发两个INTA负脉冲。
③接口将中断类型号n送CPU。
④当前的PSW、CS和IP推入堆栈，并清除IF和TF。 ⑤(4×n)作为IP，(4×n+2)作为CS，即取中断向量。 ⑥执行中断子程序，并开中断。
⑦中断返回IRET指令使IP、CS和PSW弹出堆栈。 ⑧返回被中断的程序。
5.15通常解决中断优先级的方法有哪几种？各有什么优缺点？ 答：1.有软件查询方式、简单硬件方式——菊花链法、专用硬件方式三种。
2.软件查询方式的优点是节省硬件，缺点是中断响应时间长；简单硬件方式的优点是
中断响应时间短，硬件较简单，缺点是优先级固定，变动起来很麻烦；专用硬件方
式优点是对优先级可编程修改，中断管理非常方便，缺点是硬件复杂的多，好在有
专用的中断控制器。
5.16和DMA比较，中断传输方式有什么不足之处？
答：CPU执行一次传送要花费许多与传送操作无关的指令执行等
时间，另外中断传送方式不能进行数据块传送，而是按字节或字传送。
5.17叙述用DMA方式传送单个数据的全过程。
答：①接口准备就绪，发DMA请求信号给DMA控制器。 ②DMA控制器向CPU转发总线请求信号HOLD。
③CPU向DMA控制器发总线请求允许信号HLDA，DMA控制器得到总线控制权。
④DMA控制器把地址送地址总线。
⑤DMA控制器向接口发DMA请求确认信号。 ⑥内存和接口通过数据总线传送数据。 ⑦DMA控制器撤销总线请求信号HOLD。 ⑧8086 CPU收回总线控制权。
5.18DMA控制器的地址线为什么是双向的？什么时候往DMA控制器传输地址？什么时候
DMA控制器往地址总线传输地址？
答：1.因为DMA控制器要接受CPU的控制，接收CPU发来的初始化等信息，这要求地址线来寻址各端口，地址线为输入线。又因为DMA控制器可控制总线，这要求地
址线为输出。所以地址线必须为双向才行。
2.CPU要对DMA控制器发初始化信息时，必须往DMA控制器传输地址。
3.DMA控制器得到总线控制权后，向地址总线传输地址。 5.19在设计DMA传输程序时，要有哪些必要的模块？设计一个启动数据块输出的程序段。
答：1.要有DMA的初始化模块：对字节计数器、地址寄存器和控制寄存器置初值。还要有对接口部件设置控制字的模块：指出数据传输方向，并启动I/O操作。
2.启动数据块输出的程序段如下：
IDLO: IN AL，INTSTAT ;接口状态寄存器的状态位(2)是否忙 TEST AL，04
JNZ IDLO ;忙，则等待
MOV AX，COUNT ;不忙，则设置计数初值
OUT BYTE_REG，AX ;对字节计数器BYTE_REG初始化 LEA AX，BUFFER ;设置地址初值
OUT ADD_REG，AX ;对DMA地址寄存器ADD_REG初 始化
MOV AL，DMAC ;取原DMA控制字 OR AL，08H ;设置方向为输出 OUT DMACON，AL ;置DMA控制字 MOV AL，INTC ;取原接口控制字 OR AL，04H ;设置传输方向为输出及允许 OUT INTCON，AL ;置接口控制字 ┆ 后续处理
5.20在查询方式、中断方式和DMA方式中，分别用什么方法启动数据传输过程？
答：①查询方式：通过程序来检测接口中状态寄存器中的“准备好”位，以确定当前是否可以进行数据传输。
②中断方式：当接口中已经有数据要往CPU输入或者准备好接收数据时，接口会向
CPU发一个外部中断请求。CPU响应中断后，便通过运行中断处理程序来实现输
入/输出。
③DMA方式：外设要求传送数据时，接口会向DMA控制器发DMA请求信号，DMA
控制器转而向CPU发一个总线请求信号，以请求得到总线控制权，如果得到CPU
允许，那么，就可在没有CPU参与的情况下，实现DMA传输。 第六章串并行通信和接口技术
6.1接口部件为什么需要有寻址功能？设计一个用74LS138构成的译码电路，输入为A3、A4、
A5、A8，输出8个信号以对8个接口部件进行选择。想一想如果要进一步对接口中的寄存器进行寻址，应该怎样实现？
答：1.因为，首先接口要对选择M和I/O的信号能够做出解释；此外，要对送来的片选信号进行识别，以便判断当前本接口是否被访问，如果受到访问，还要决定是接口
中那个寄存器受到访问。
2.将A1接在接口的A0上，A2接在接口的A1上；将接口的CS接在74LS138的某一
输出端，RD和WR分别接在对应的控制总线上。从而可实现接口中的共8个只读
和只写寄存器的寻址。(由于用的是8086 CPU，所以A0空。) 6.2接口部件的输入/输出操作具体对应哪些功能，举例说明。 答：1.具体对应的功能为：寻址功能、输入/输出功能、数据转换功能、联络功能和错误检测功能等。
2.例如串行输入操作：首先要将串行输入的数据转换为并行输入的数据放入输入缓冲
器，然后发一个准备好信号通知CPU来读取该输入寄存器的内容。从而完成一个串
行数据的输入过程。其中在数据转换时自动检测传输的错误。 6.3从广义上说接口部件有哪些功能？
答：寻址功能、输入/输出功能、数据转换功能、联络功能、中断管理功能、复位功能、可编程功能和错误检测功能。
6.4怎样进行奇/偶校验？如果用偶校验，现在所传输的数据中1的个数为奇数，那么，校验
位应为多少？
答：1.用奇/偶校验位对传输错误进行检测。传输时，如果用奇校验，那么使信息中1的数目(包括校验位)为奇数。即所传输的数据中1的个数为奇数，则使校验位为0；若
所传输的数据中1的个数为偶数，则使校验位为1。这样奇校验时，在传输一个数
据时，1的总数目总是为奇数。同样若用偶校验，信息中1的数目(包括校验位)为偶
数。
2.偶校验时，所传输的数据中1的个数为奇数，则校验位应为1。 6.5什么叫覆盖错误？接口部件如何反映覆盖错误？
答：1.接口的数据缓冲寄存器中的数据还未被取走，由于某种原因又被装上了新的数据，就会产生一个覆盖错误。
2.在产生覆盖错误时，接口会在状态寄存器中设置相应的状态位来反映。
6.6接口部件和总线之间一般有哪些部件？它们分别完成什么功能？ 答：1.外部逻辑电路和地址译码器。
2.外部逻辑电路把CPU送来的一些控制信号翻译成联络信号。地址译码器将总线提
供的I/O地址翻译成对接口的片选信号。
6.7为什么串行接口部件中的4个寄存器可以只用1位地址线来进行区分？
答：一位地址线可编址二个地址，再加上读和写信号可对2个只读寄存器和2个只写寄存器进行端口寻址。而串行接口部件的控制寄存器和数据输出寄存器是只写的，状态寄
存器和数据输入寄存器是只读的，所以可用一位地址线来区分。 6.8在数据通信系统中，什么情况下可以采用全双工方式，什么情况下可用半双工方式？
答：对于近距离较大信息量的传输应采用全双工方式。而对于远距离或较少信息量的传输或单向的输入或输出设备时应采用半双工方式。
6.9什么叫同步通信方式？什么叫异步通信方式？它们各有什么优缺点？
答：1.在同一时钟控制下需用同步字符同步的信息按组传送的方式叫同步通信方式。
2.在两个相近频率的时钟分别控制下只需一个起始位的信息按字
符传送的方式叫异步
通信方式。
3.在传输率相同时同步方式的信息有效率要比异步方式下的高。但同步方式必须传送
时钟信号，异步方式只要两端的时钟频率相近即可。
6.10什么叫波特率因子？什么叫波特率？设波特率因子为64，波特率为1200，时钟频率为多
少？
答：1.波特率因子：时钟频率和位传输率的比值。此比值必须为16、32或64。
2.波特率：位传输率即为波特率。
3.时钟频率=波特率因子×波特率=64×1200=76800Hz 。 6.11 标准波特率系列指什么？ 答：国际上规定的波特率标准值为：110、300、600、1200、1800、2400、4800、9600和19200、、38400、57600、115200。 6.12
设异步传输时，每个字符对应1个起始位、7个信息位、1个奇/偶校验位和1个停止位，如果波特率为9600，则每秒钟能传输的最大字符数为多少？ 答：每个字符所占的总位数为：1+7+1+1=10位。所以每秒钟能传输的最大字符数为9600/10=960个字符。 6.13
在RS –232–C 标准中，信号电平与TTL 电平不兼容，问RS –232–C 标准的1和0分别对应什么电平？RS –232–C 的电平和TTL 电平之间用什么器件进行转换？ 答：1.RS –232–C 的1对应–3V~–25V ；RS –232–C 的0对应+3V~+25V 电平。 2.RS –232–C 电平→TTL 电平用MC1489转换； TTL 电平→RS –232–C 电平用MC1488转换。 6.14
从8251A 的编程结构中，可以看到8251A 有几个寄存器与外部电路有关？一共要几个端口地址？为什么？ 答：1.有7个寄存器与外部电路有关。 2.要2个端口地址。 3.因为，一个数据输入缓冲寄存器为只写，一个数据输出缓冲寄存器为只读，可共用一个端口地址，在读/写信号配合下进行读/写操作。一个模式寄存器、2个同步字符寄存器和1个控制寄存器都是只写的，但它们有初始化约定，可用一个端
口写入，1个状态寄存器为只读，因此与上面共用的一个写入端口合用一个读/写端口地址进行寻址。因此只要2个端口地址即可。 6.15 8251A 内部有哪些功能模块？其中读/写控制逻辑电路的主要功能是什么？
答：1.8251A 内部有7个功能模块组成。为：接收缓冲器、接收控制电路、发送缓冲器、
发送控制电路、数据总线缓冲器、读/写控制逻辑电路、调制/解调控制电路。
2.读/写控制逻辑电路的主要功能是：用来配合数据总线缓冲器工作。
① 接收写信号WR ，并将来自数据总线的数据和控制字写入8251A ；
② 接收读信号RD ，并将数据或状态字从8251A 送往数据总线； ③ 接收控制/数据信号C/D ，将此信号和读/写信号合起来通知8251A ，当前读
/写的是数据还是控制字、状态字；
④ 接收时钟信号CLK ，完成8251A 的内部定时； ⑤ 接收复位信号RESET ，使8251A 处于空闲状态。
6.16 什么叫异步工作方式？画出异步工作方式时8251A 的TxD 和RxD 线上的数据格式。
答：1.在两个相近频率的时钟分别控制下，只需一个起始位的信息按字符传送的方式叫异
2.异步工作方式时8251A 的TxD 和RxD 线上的数据格式为： TxD RxD
6.17什么叫同步工作方式？什么叫双同步字符方式？外同步和内同步有什么区别？画出双同步
工作方式时8251A的TxD线和RxD线上的数据格式。
答：1.在同一时钟控制下需用同步字符同步的信息按组传送的方式叫同步工作方式。
2.需用2个同步字符的同步工作方式叫双同步字符方式。
3.外同步只能工作于同步接收方式，而内同步即适用于同步接收，也适用于同步发送。
外同步是由外设来搜索同步字符，一旦搜索成功，立即给串行接口的同步输入端送
来一个高电平，表示同步已实现，串行接收端开始接收数据。而内同步由串行接口
本身来搜索同步字符而实现同步的。 发送格式TxD线上的串行输出数据 同步字符1 同步字符2 数据字符 接收格式RxD线上的串行输入数据 同步字符1 同步字符2 数据字符
4.双同步工作时8251A的TxD和RxD线上的数据格式为： 6.188251A 和CPU之间有哪些连接信号？其中C/D和RD、WR如何结合起来完成对命令、
数据的写入和状态、数据的读出？
答：1.8251A 和CPU之间的连接信号有：片选信号—CS，数据信号—D7~D0，读/写控制信号—RD、WR、C/D，收发联络信号—TxRDY、TxE、RxRDY、SYNDET。
2.C/D=0、RD=0、WR=1时CPU从8251A输入数据； C/D=0、RD=1、WR=0时CPU往8251A输出数据； C/D=1、RD=0、WR=1时CPU读取8251A的状态； C/D=1、RD=1、WR=0时CPU往8251A写入控制命令。 6.198086/8088系统中，8251A的C/D端应当和哪个信号相连，以便实现状态端口、数据
端口、控制端口的读/写？
答：8251A的C/D端应与地址总线的A1相连。 6.208251A与外设之间有哪些连接信号？
答：收发联络信号—DTR、DS R、RTS、CTS，数据信号—TxD、RxD。
6.21为什么8251A要提供DTR、DS R、RTS、CTS四个信号作为和外设的联络信号？平常使
用时是否可以只用其中两个或者全部不用？要特别注意什么？说明CTS端的连接方法。
答：1.8251A的这四个信号是提供给CPU和外设进行联络用的，因为CPU不能和外设直接相连。这样CPU对外设的控制信号DTR和RTS及外设给CPU的状态信号DS R
和CTS必须由接口(此处为8251A)来传递。所以要提供此4个信号作为和外设的联
络信号。
2.平常使用时可以只用其中两个或者全部不用。
3.要特别注意的是在某个时候CTS要输入一个低电平。否则CPU不能往8251A发送
数据。
4. CTS一般接地，以确保不用它作联络信号时也维持低电平输入。 6.228086系统中采取什么措施来实现8位接口芯片和低8位数据线的连接且满足对奇/偶端
口的读/写？这样做的道理是什么？
答：1.将系统总线的A1与接口的A0相连接即可。软件上采用连续的偶地址代替端口的奇/偶地址。
2.因为这样连接，从CPU这边来说，端口地址都是偶地址，传输信息时，信息总是
出现在CPU的低8位数据总线上；而从端口这边来说，端口地址中既有奇地址也
有偶地址，且是连续的，这又满足了许多8位接口芯片对端口地
址的要求。
6.23对8251A进行编程时，必须遵守哪些约定？
答：①芯片复位以后，第一次用奇地址端口写入的值作为模式字进入模式寄存器。
②若模式字中规定了8251A工作在同步模式，则CPU接着往奇地址端口输出的1
个或2个字节就是同步字符被写入同步字符寄存器。若有两个同步字符，则会按
先后分别写入第一个同步字符寄存器和第二个同步字符寄存器。 ③此后，只要不是复位命令，不管是在同步模式还是在异步模式下，由CPU用奇地
址端口写入的值将作为控制字送到控制寄存器，而用偶地址端口写入的值将作为
数据送到数据输出缓冲寄存器。
6.248251A的模式字格式如何？参照教材上给定格式编写如下模式字：异步方式，1个停止位，
偶校验，7个数据位，波特率因子为16。
2.因是异步方式，波特率因子为16：B2B1=10；1个停止位：S2S1=01；偶校验：
EP=1，PEN=1；7个数据位：L2L1=10。所以模式字为01111010B=7AH。6.258251A的控制字格式如何？参照教材上列出的格式给出如下控制字：发送允许，接收允许，
DTR端输出低电平，TxD端发送空白字符，RTS端输出低电平，内部不复位，出错标志复位。
答：
2.发送允许：TxEN=1，接收允许：RxE=1，DTR端输出低电平：DTR=1，TxD端
发送空白字符SBRK=1；RTS端输出低电平：RTS=1，内部不复位：IR=0，出错
标志复位ER=1。EH=0/1则控制字为00111111B或10111111B =3FH或
0BFH。
6.268251A的状态字格式如何？哪几位和引腿信号有关？状态位TxRDY和引腿信号TxRDY
有什么区别？它们在系统设计中有什么用处？ 答： 2.DSR 为1的条件是：
数据输出缓冲器为空、CTS为有效低电平、TxEN为1才可以，缺一不行。
4.能让CPU随时了解当前8251A的工作状态，而执行相应的操作。对查询方式的设
计非常方便。
6.27参考初始化流程，用程序对8251A进行同步模式设置。奇地址端口的地址为66H，规定
用内同步方式，同步字符为2个，用奇校验，7个数据位。 答：模式字为：00011000B=18H。两个同步字符取16H，控制字为97H，它使8251A 对同步字符进行检索；同时使状态寄存器中的3个出错标志复位；使8251A的发送
器启动，接收器也启动；CPU当前已准备好进行数据传输。具体程序段如下：
MOV AL，18H ;设置模式字
3.状态位TxRDY只要数据输出缓冲器为空就置1。而引腿TxRDY
OUT 66H，AL
MOV AL，16H ;发送两个同步字符 OUT 66H，AL OUT 66H，AL
MOV AL，97H ;设置控制字 OUT 66H，AL
6.28设计一个采用异步通信方式输出字符的程序段，规定波特率因子为64，7个数据位，1个
停止位，用偶校验，端口地址为40H、42H，缓冲区首址为2000H:3000H。
答：模式字为：01111011B=7BH。控制字为：00110101B=35H。
MOV AL，0 ;为发复位命令作准备 OUT 42H，AL OUT 42H，AL OUT 42H，AL
MOV AL，40H ; 发复位命令 OUT 42H，AL
MOV AL，7BH ;设置模式字，异步方式，规定波特率因子为 64
;7个数据位，1个停止位，偶校验 OUT 42H，AL
MOV AL，35H ;设置控制字，使发送器和接收器启动，并清除 ;出错标志 OUT 42H，AL PUSH DS
MOV BX，2000H ;DS:BX指向输出缓冲区首址 MOV DS，BX
MOV BX，3000H ;缓冲区指针初始化 MOV CX，100H ;发送100H个字节
BEGIN: IN AL，42H ;读取状态字，测试TxRDY是否为1 TEST AL，01H
JZ BEGIN ;为0表示外设还未取走字符 MOV AL，[BX] ;从输出缓冲区取数 OUT 40H，AL ;发送字符 INC BX ;修改缓冲区指针
LOOP BEGIN ;则再发送下一个字符 POP DS ┆
6.29并行通信和串行通信各有什么优缺点？
答：并行通信的优点是信息实际传输速度快，信息率高。缺点是需多条通信线。串行通信的优点是只用1至2条通信线，但信息传输速度较慢。
6.30在输入过程和输出过程中，并行接口分别起什么作用？ 答：简单说，并行接口只起着桥梁和联络的作用。具体如下： ①输入过程：外设将数据送给接口，并使状态线“输出准备好”成为高电平。接口
把数据接收到数据输入缓冲寄存器的同时，使“数据输入回答”线变为高电平，
作为对外设的响应。外设接到此信号，便撤消数据和“数据输入准备好”信号。
数据到达接口后，接口便在状态寄存器中设置“输入准备好”状态位，并发中断
请求，CPU可用查询方式或中断方式来设法读取接口中的数据。CPU读取数据
后，接口会自动清除状态寄存器中的“输入准备好”位，并使数据总线处于高组
状态。此后又可以开始下一个输入过程。
②输出过程：当外设从接口取走一个数据后，接口就会将状态寄存器中的“输出准
备好”状态位置1，并发中断请求，以表示CPU当前可以通过查询方式或中断方
式往接口中输出数据。当CPU输出的数据到达接口的输出缓冲器中后，接口会自
动清除“输出准备好”状态位，并将数据送往外设，同时，接口往外设发送一个
“驱动信号”来启动外设接收数据。外设被启动后，开始接收数据，并往接口发
一个“数据输出回答”信号。接口收到此信号，便将状态寄存器中的“输出准备
好”状态位重新置1，以便CPU输出下一个数据。 6.318255A的三个端口在使用时有什么差别？
答：端口A和端口B常常作为独立的输入端口或者输出端口，端口C则配合端口A和端口B工作。
6.32当数据从8255A的端口C往数据总线上读出时，8255A的几个控制信号CS、A1、A0、
RD、WR分别是什么电平？
答：CS=0、A1=1、A0=0、RD=0、WR=1。“0”为低电平，“1”为高电平。
6.338255A的方式选择控制字和置1/置0控制字都是写入控制端口的，那么，它们是由什么
来区分的？
答：由最高位D7位来区分。D7=1时为方式选择控制字，D7=0时为端口C置1/置0控制字。
6.348255A有哪几种工作方式？对这些工作方式有什么规定？ 答：1.8255A有三种工作方式：方式0、方式1、方式2。 2.端口A可以工作于方式0、方式1、方式2；端口B可以工作于方式0、方式1；
端口C只能工作于方式0或者配合端口A和端口B工作。 6.35对8255A设置工作方式，8255A的控制口地址为00C6H。
要求端口A工作在方式1，
输入；端口B工作在方式0，输出；端口C的高4位配合端口A工作；低4位为输入。
答：MOV DX，00C6H
MOV AL，0B1H ;取方式选择控制字为B1H(10110001B)或B9H OUT DX，AL
6.36设8255A的4个端口地址为00C0H，00C2H，00C4H，00C6H，要求用置1/置0方
式对PC6置1，对PC4置0。 答：MOV DX，00C6H
MOV AL，0DH ;对PC6置1的控制字为0DH OUT DX，AL
MOV AL，08H ;对PC4置0的控制字为08H OUT DX，AL
6.378255A在方式0时，如进行读操作，CPU和8255A分别要发什么信号？对这些信号有
什么要求？据此画出8255A方式0的输入时序。
答：1.CPU要发RD、CS、A2、A1四个信号，8255A要发数据信号D7~D0。
2.对信号的要求如下：
①CPU在发出读信号前，先发出地址信号。且在整个读出期间，地址信号保持有
效。
② 输入数据必须保持到读信号结束后才消失。 ③ 要求读脉冲的宽度至少为300ns 。
3.8255A 方式0的输入时序见书256页图6.24所示。
6.38 8255A 在方式0时，如进行写操作，CPU 和8255A 分别要发什么信号？画出这些信号
之间的时序关系。
答：1.CPU 要发WR 、CS 、A 2、A 1控制和地址信号及D 7~D
0数据信号，8255A 输出
数据到外设。
2.8255A 方式0的输出时序见书257页图6.25所示。
6.39 8255A 的方式0一般使用在什么场合？在方式0时，如要使用应答信号进行联络，应该
怎么办？
答：1.方式0一般使用在同步传送和查询式传送中。
2.将端口A 和端口B 作为数据端口，把端口C 的4个数位规定为输出口，用来输出
一些控制信号，而把端口C 的另外4位规定为输入口，用来读入外设的状态。
6.40 8255A 的方式1有什么特点？参考教材中的说明，用控制字设定8255A 的A 口工作于方
式1，并作为输入口；B 口工作于方式1，并作为输出口，用文字说明各个控制信号和时序关系。假定8255A 的端口地址为00C0H ，00C2H ，00C4H ，00C6H
答：1.方式1有如下特点：
① 端口A 和端口B 可分别作为两个数据口工作于方式1，并且任何一个端口可作
为输入或输出口。
② 若只有一个端口工作于方式1，则端口C 有三位被规定配合其工作，其余共13
位可工作于方式0。
③ 若两个端口都工作于方式1，则端口C 有6位被规定配合其工作，端口C 所剩
2位仍可作为输入或输出。 2.控制字为10110100B=B4H 。 MOV DX ，00C6H
MOV AL ，0B4H ;取方式选择控制字为B4H(10110100B) OUT DX ，AL
3.方式1输入口A 口的各个控制信号和时序关系如下：
① 当外设来的输入数据出现之后，A STB 接着就到，其宽度至少要求为500ns 。
② 过t STB 时间后，IBF A 有效，它可供CPU 查询，为CPU 工作于查询方式提供了
条件。
③ A STB 结束后，过t SIT 时间，便会发出INTR A ，为CPU 工作于中断方式输入数
据提供了条件。
④ 当CPU 发出的RD 有效后，过t RIT 时间，INTR A 被清除。在RD 结束之后，数据
已经读到CPU 的寄存器中，经过t RIB 时间，IBF A 变低，从而可开始下一个数据
输入过程。
4.方式1输出口B 口的各个控制信号和时序关系如下：
① 方式1的输出端口一般用于中断方式与CPU 相联系。CPU 响应中断后，便往
8255A 输出数据，并发出WR 。WR 的上升沿一方面清除中断请求信号INTR B ，
表示CPU 响应了中断；另一方面，使B OBF 有效，通知外设接收数据。
② 在CPU 发出WR 后的t WB 时间后，数据就出现在端口的输出缓冲器中。当外设
接收数据后，发一个B ACK 信号。一方面使B OBF 无效，表示数据已经取走，当
前输出缓冲区为空；另一方面，又使INTR B 有效，申请中断，从而可以开始一
个新的输出过程。
6.41 8255A 的方式2用在什么场合？说明端口A 工作于方式2时各信号之间的时序关系。
答：1.方式2应用于分时工作的双向外设(输入输出设备)的连接。 2.端口A 工作于方式2时各信号之间的时序关系如下：
① 对于方式2的输出过程：CPU 响应中断，并往8255A 输出一个数据，并使WR 有效。WR 一方面清除INTR A 信号，另一方面使A OBF 有效。外设收到A OBF 后，发出A ACK 信号，使8255A 的输出锁存器打开，从而数据便出现在8255A 与外设之间的数据连线上。A ACK 信号也使A OBF 信号无效，从而可开始下一个数
据传输过程(输入或输出)。
② 对于方式2的输入过程：当外设往8255A 送来数据时，A STB 也一起来到，使
数据锁存到8255A 的输入锁存器中，从而使IBF A 有效。在A STB 结束时，便发
出INTR A 请求。在CPU 响应中断进行读操作时，会使RD 有效将数据从8255A
读到CPU 中，于是IBF A 又变为无效，INTR A 也被清除。 第七章 中断控制器、DMA 控制器和计数器/定时器 7.1 8259A 的初始化命令字和操作命令字有什么差别？它们分别对应于编程结构中哪些内部
寄存器？
答：1.8259A 的初始化命令字是计算机系统启动时，由初始化程序设置的。初始化命令字
一旦设定，一般在系统工作过程中就不再改变。操作命令字则是由应用程序设定的，
它们用来对中断处理过程作动态控制，在一个系统运行过程中，操作命令字可以多
次设置。
2.初始化命令字对应于编程结构的ICW 1、ICW 2、ICW 3、ICW 4共4个寄存器。操
作命令字对应于编程结构的OCW 1、OCW 2、OCW 3共3个寄存器。
7.2 8259A 的中断屏蔽寄存器IMR 和8086/8088CPU 的中断允许标志IF 有什么差别？在中断响应过程中，它们怎样配合起来工作？
答：1.若IMR 的某位为0则该位对应的引腿上的中断请求未加屏蔽，让它通过而进入中
断优先级裁决器作裁决。若IMR 的某位为1则屏蔽该位对应的引腿上的中断请求，
不让它进入中断优先级裁决器。而8086/8088CPU 的中断允许标志IF 为1则允
许INTR 引腿进入的中断，IF 为0则屏蔽INTR 引腿进入的中断。与8259A 的IMR
位为0为1正好相反。
2.在中断响应过程中，IMR 用于对外设向8259A 发中断申请的允许/屏蔽，而CPU
的IF 用于对8259A 由INT 向CPU 的INTR 引腿发中断申请的允许/屏蔽。
7.3 8259A 的全嵌套方式和特殊全嵌套方式有什么差别？各自用在什么场合？
答：1.全嵌套工作方式，只有更高级的中断请求来到时，才会进行嵌套。而特殊全嵌套方
式则能被同级和高级的中断请求所嵌套。
2.全嵌套方式用于单片8259A 的场合。特殊全嵌套方式用于多片8259A 系统。
7.4 8259A 的优先级循环方式和优先级特殊循环方式有什么差别？ 答：在优先级特殊循环方式中，一开始的最低优先级是由编程确定的，从而最高优先级也
由此而定。而优先级自动循环方式初始优先级队列为IR 0~IR 7。 7.5
8259A 的特殊屏蔽方式和普通屏蔽方式相比，有什么不同之处？特殊屏蔽方式一般用在什
么场合？
答：1.在特殊屏蔽方式中用OCW1对屏蔽寄存器中某一位进行置位时，就会同时使ISR 中的对应位自动清0。而普通屏蔽方式对OCW1的操作不影响ISR中各位的状态。
2.特殊屏蔽方式用于中断处理程序中，以开放比本身的优先级较低的中断请求。
7.68259A有几种结束中断处理的方式？各自应用在什么场合？除了中断自动结束方式以外，
其他情况下如果没有在中断处理程序中发中断结束命令，会出现什么问题？
答：1.8259A有三种结束中断处理的方式。
2.中断自动结束方式用于只有一片8259A，并且多个中断不会嵌套的情况。一般的中
断结束方式用在全嵌套情况下及多片8259A的级联系统中。特殊中断结束方式用
于循环优先级的8259A中。
3.不发中断结束命令会使8259A认为该中断未结束，从而挡住了低优先级的中断被
响应，即中断控制功能不正常。
7.78259A引入中断请求的方式有哪几种？如果对8259A用查询方式引入中断请求，那会有
什么特点？中断查询方式用在什么场合？
答：1.引入中断请求的方式有：边沿触发方式、电平触发方式、中断查询方式三种。
2.中断查询方式的特点：
①设备仍然通过往8259A发中断请求信号要求CPU服务，但8259A不使用INT
信号向CPU发中断请求信号。
②CPU内部的中断允许触发器复位，所以禁止了外部对CPU的中断请求。
③CPU要使用软件查询来确认中断源，从而实现对设备的中断服
务。
3.中断查询方式一般用在多于64个中断的场合，也可以用在一个中断服务程序中的
几个模块分别为几个中断设备服务的情况。
7.88259A的初始化命令字有哪些？它们各自有什么含义？哪几个应写入奇地址？哪几个应写
入偶地址？
答：1.8259A的初始化命令字有ICW1、ICW2、ICW3、ICW4共四个。
2.ICW1——芯片控制初始化命令字。ICW2——设置中断类型码的初始化命令字。
ICW3——标志主片/从片的初始化命令字。ICW4——方式控制初始化命令字。
3.ICW2、ICW3、ICW4必须写入奇地址端口中。 4.ICW1必须写入偶地址端口中。
7.98259A的ICW2设置了中断类型码的哪几位？说明对8259A分别设置ICW2为30H、
38H、36H有什么差别？
答：1.8259A的ICW2设置了中断类型码的高5位。低3位中断类型码对应引入中断的引腿号。
2.当设置ICW2为30H和36H时，完全相同。对应的8个中断类型码为30H~37H。
而设置ICW2为38H时，对应的8个中断类型码为38H~3FH。 7.108259A通过ICW4可以给出哪些重要信息？什么情况下不需要ICW4？什么情况下要设置
ICW3？
答：1.当SFNM=1则为特殊的全嵌套方式；BUF=1则为缓冲方式；若为缓冲方式(BUF=1)则M/S=1表示本片为主片，M/S=0为从片；AEOI=1则设置为中断自动结束方
式。当μPM=1表示8259A当前所在系统为8086/8088系统，
反之μPM=0则为
8080/8085系统。
2.当ICW1的D0为IC4=0时，不需要用ICW4。 3.当ICW1的D1为SNGL=0时，需要设置ICW3。
7.11试按照如下要求对8259A设置初始化命令字：系统中有1片8259A，中断请求信号用电
因篇幅问题不能全部显示，请点此查看更多更全内容